基礎電路設計（一）GHz電路板的定量分析

作者：佚名信息來源:pcb設計 2008-5-12

字體大小:小 中 大網友評論條 進入論壇

前言設計動作頻率超過1GHz的高速電路板時面臨最大難題是誘電損失，一般電路祇需考慮導體損失即可，不過1GHz附近的誘電損失卻是具有支配性的影響，如此的結果是對初學者而言可說是相當意外，主要原因是誘電損失的重要性最近幾年才正式被提出來探討，有鑒于此本文將介紹GHz高速電路板的基本設計技術，與高速傳送時與誘電損失與...

前言

設計動作頻率超過1GHz的高速電路板時面臨最大難題誘電損失，一般電路祇需考慮導體損失即可，不過1GHz附近的誘電損失卻是具有支配性的影響，如此的結果是對初學者而言可說是相當意外，主要原因是誘電損失的重要性最近幾年才正式被提出來探討，有鑒于此本文將介紹GHz高速電路板的基本設計技術，與高速傳送時與誘電損失與導體損失對頻率相關性的定量分析。

所謂誘電損失是指傳送途中導體(電線)與接地線之間的電容器(capacitor)儲蓄的電荷發生漏電所造成的損失。當電路板的傳送速度超過2.5Gbit/sec時，誘電損失與導體損失所產生的影響幾乎相同，因此必需藉由基板材質的誘電正接(tanδ)或是導線圖案(pattern)的尺寸以及其它條件的改變，以模擬分析的方式調查誘電損失與導體損失對傳送波形的影響，再根具上述結果實施對策，使超過GHz的信號可作高速傳送。
　
導體損失與表皮效應的表面化

MOS 縮短電路板的導線延遲是設計高速傳輸電路板不可閾缺的基本條件，而且導線度越短效果越好。降低導線延遲時間通常是采用導線材料與長度兩種方法，單位長度的延遲時間與基板材料誘電率平方根成比例，假設基板材料的誘電率減少50%，延遲時間祇有0.7倍。最近幾年由于制程微細技術的進步使得導線密度不斷的提升，相對的導線細技化潛在隱憂「導體損失」也逐漸表面化。導線pattern的阻抗與導線的截面積成反比，而與導線長度成正比增加，也就是說如果縮小比例，導線整體的阻抗就會與長度成反比。LSI與導線比較時，LSI內部阻抗遠比導線大，因此LSI的導體損失影響比導線更早發生，LSI內部導體由Al改成Cu主要理由是Cu的阻抗為Al的60%，因此希望藉由材料的改變能減緩導體損失，此外如果將電路板的導線視為LC線路時，相對的就必需將LSI內部導線視為RC線路。如圖1所示一般電路板的導體損失尚不顯著，類似使用微細導線pattern的MCM(Multi Chip Module)，即使導線長度非常短仍然無法擺脫導體損失的夢魘。以電路版為例，一般基板pattern截面積為100μm ，直流阻抗大約是172Ω/m，使用微細化導線的MCM pattern截面積約為30μm ，不過直流阻抗卻高達573Ω/m，假設導線pattern的阻抗(impedance)為50Ω時，一般基板的導體損失為4.7dB/m，而MCM的導體損失則為15.2dB/m，因此pattern截面積約為30μm 的MCM，信號傳輸10cm時振幅會減低84%。

隨著頻率的增加一般電路板的導線表皮效應也越來越明顯，MCM的導線pattern祇有數μm，因此比較不易產生表皮效應。所謂表皮效應是指隨著頻率的增加，電流祇會集中于導體的表面，造成電流不易在導體內流動。如圖2所示例如頻率為500MHz時表皮深度為3μm，1GHz時表皮深度為2μm，也就是說MCM的pattern厚度與表皮深度非常接近，然而一般電路板的pattern厚度約為40μm，即使pattern厚度等價變薄波形依舊會劣化，因此不得不采用加大pattern寬度之對策，然而加大pattern寬度卻違背導線微細化的要求。

導體損失與誘電損失的頻率相關性

事實上導體損失的情況尚未到非常嚴重的地步，主要原因是導體損失與頻率的平方根成比例，所以導體損失對頻率的變化率比較遲鈍。Pattern截面積很小時導體損失的絕對值，亦即直流阻抗卻非常大，因此必需采取妥善的對策處理。相形之下誘電損失的影響一直未受到重視，由于誘電損失是與頻率成比例，假設造成誘電損失的頻率減少一位數，相對的誘電損失也隨著降低一位數，換言之一般都以為祇要頻率未超過一定范圍，基本上可不將誘電損失視為問題，不過誘電損失會隨著頻率成比例增減，因此根本上它是屬于潛在性危險因子。討論導體損失與誘電損失的影響時，必定會論及信號衰減量的單位，由于過去一直是使用「dB」為單位，因此一般對單位長度「dB/英吋」的損失單位不太習慣，雖然種計量單位常用于通訊導線(cable)，但是對電路板導線pattern設計者而言卻很漠生，而且一直將導線pattern誤認為是如圖3等價電路所示祇有電感(inductance)L與電容C(capacitance)之無損失線路，然而實際證明必需將電路板導線pattern視為一種損失線路，如果用解析波動方程式分析就可清楚看到單位長度的dB效應。如圖4等價電路所示，直列的直流阻抗R與C并列的誘電損失(conductance)G會施加于L，相對于 ωL與jωC勢必要考慮改變成 ωL+R與 ωC+G(一般祇需考慮G<<ωC,R<<ωL)。